基于计数时钟的两步式TDC设计
Electronic Design Engineering（2021）
摘要
基于实现高精度时间测量的同时又具有大动态范围的目的,文中介绍了一款基于计数时钟在GSMC 130 nm工艺下设计的两步式TDC,电源电压为1.2 V.该设计的核心电路主要包括计数器型TDC、延迟链型TDC、高精度延迟单元、相位检测和移位寄存器.采用粗计数与细计数相结合的方法,通过外部可调电压实现高精度延迟单元的延时可调,抵消因PVT等外部因素导致的延迟单元延时的随机变化,从而有效提高TDC的精度.仿真结果表明,TDC的分辨率最高为70 ps、动态范围为640 ns、RMS约为3 ps、功耗约1.36 mW、面积为300μm×40μm.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要