面向多数据流处理的时空并行可重构计算阵列结构

面向高性能智算系统中网络流式数据的高效处理需求,提出了一种时空并行可重构计算阵列结构,并将其应用于智能芯片设计.该架构融合多上下文处理单元与存储增强型微处理单元,支持动态上下文切换、近存计算与流水线并行.通过计算与存储的深度耦合突破存储墙,以时分复用方式提升资源利用率,相较于传统方案,其处理单元利用率提升30%以上,时延降低25%以上,能效得到显著提升.文中详细阐述该架构的并行机制,分析传统架构存在的问题、主流技术路径及所提方案的创新点,并将该关键技术应用于可重构智能网卡芯片设计,为智算中心、AI训练与推理等场景的网络传输提供新的国产化方案.