应用于同步加速器时序控制的片上可编程系统的设计

Feiyu LIN,Weimin QIAO,Yanyu WANG,Yuhui GUO

He Jishu/Nuclear Techniques（2009）

引用 0|浏览3

暂无评分

摘要

同步加速器对控制信号的时闻约束要求非常严格,时序控制是加速器控制系统中十分重要的环节.在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构.本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片.其最高工作频率可达185 MHz,硬件资源消耗不到4%.片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置.SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景.

查看译文

关键词

FPGA,SOPC,Synchrotron,Timing system,UClinux

AI 理解论文

溯源树

样例

生成溯源树，研究论文发展脉络

Chat Paper

正在生成论文摘要