一种新型的10G以太网并行循环冗余校验设计

现有10G以太网中的循环冗余校验(CRC)编译码器不能同时兼顾计算速度与资源占用,为此,设计一种新型的10G以太网并行CRC编译码器。编码时,通过编码预处理解决不定长字节带来的CRC编码问题,简化CRC编码电路的设计。译码时,通过译码预处理分离出以太网帧的帧校验序列(FCS)域,恢复编码预处理模块输出的数据,简化CRC校验电路的设计。在实现CRC编码校验时对传统的异或运算电路进行优化,降低运算电路门延时,提高运算速度,并能自动切换CRC编码校验方法以兼容现有以太网。实验结果表明,与其他3种方法相比,该方法占用逻辑资源少,计算速度快,可实现实时性输出,同时满足10G以太网156.25 MHz的时序要求。