Fast Multiply-add Operation with Quadruple Precision on SR11000/J2

並列計算機の性能向上や数値計算法の進展は,大規模科学技術計算における大きな鍵となっている. 特に浮動小数点数における演算においては,計算規模が増すに従ってより多くの計算量を必要とし, 計算誤差も増大する.そのために,倍精度演算より有効桁数が多い 4倍精度演算の必要性が高まって きており注目されている.4 倍精度数の表現には,倍精度浮動小数点数を 2 つ用いて表される 128 ビットデータ型があるが,SR11000モデル J2上の Hitachi最適化コンパイラにおいて,4倍精度演 算は 2つの倍精度データ型を用いてソフトウェアによって実現されており,倍精度演算に比べより多 くの計算回数を必要とする.そこで本研究では,SR11000 モデル J2 上の Hitachi 最適化コンパイ ラを用いて 4 倍精度演算を定量的に解析し,FMA 命令(Fused Multiply-Add)を用いて演算回数 を削減することによって高速化を行い,最大で約 1.5 倍の高速な 4 倍精度積和演算を実現した.