基于FPGA的ELIS井下仪器总线控制器的设计

为解决ELIS井下总线控制器电路复杂、应用不够灵活的问题,提出一种以可编程门阵列(FPGA)为硬件平台,开发嵌入式ELIS井下总线控制器,替代编解码芯片实现ELIS井下总线通讯的方法.分析了设计中遇到的时钟漂移、同步器的亚稳态性等问题并提出了解决方法,搭建了用于ELIS井下总线通讯的测试平台,并对该总线控制器进行调试.实验结果表明,该控制器实现了仪器数据接入ELIS井下总线的目标,且具有设计简单、应用灵活、稳定性好等特点.