高速TIADC采集系统中数字下变频电路设计

WANG Jian,CHEN Hongmei, ZHANG Haozhe,WANG Lanyu,YIN Yongsheng

Microelectronics（2022）

引用 0|浏览0

暂无评分

摘要

分析了数字下变频的原理,设计实现了能进行1、2、4、8等可选抽取倍数的高速数字下变频系统.对系统中的混频器和滤波器进行了优化设计.采用基4布斯编码和4-2压缩器,缩短混频器中的关键路径;引入基于Horner法则和子表达式共享的正则有符号数(CSD)编码,减小滤波器的硬件消耗.设计的数字下变频系统用于四通道、560 MHz 14位时间交织模数转换器(TIADC),并基于FPGA完成功能验证.结果表明,当输入信号频率为380 MHz、抽取倍数为8时,I/Q两路信号的无杂散动态范围(SFDR)在90 dB以上.

AI 理解论文

溯源树

样例

生成溯源树，研究论文发展脉络

Chat Paper

正在生成论文摘要