超薄Hf0.5Zr0.5O2铁电薄膜制备及在ETSOI器件应用研究

基于超薄铁电薄膜材料的场效应晶体管(field effect transistor,FET)是集成电路在5nm及以下技术节点实现低功耗和高性能的技术方案之一.然而,由于铁电薄膜存在"死层"(dead layer)效应,造成超薄铁电薄膜保持足够铁电性以应用于先进技术节点器件上困难.针对超薄铁电薄膜面临的问题,本文首先探索了原子层沉积法(atomic layer deposition,ALD)制备Hf0.5Zr0.5O2铁电薄膜的工艺,发现沉积Hf0.5Zr0.5O2薄膜厚度与ALD生长周期呈现良好的线性关系,其生长速率约为0.136 nm·cycle-1.接着对Hf0.5Zr0.5O2薄膜的铁电性进行了表征,发现8nm Hf0.5Zr0.5O2薄膜比4nm和10nm薄膜具有更大的晶粒和更强的铁电性,并且通过横向对比发现4nm的Hf0.5Zr0.5O2薄膜依然具有较好的铁电性(2Pr=9.3 μC·cm-2).最后,将4 nmHf0.5Zr0.5O2薄膜材料集成到n型超薄绝缘体上硅(extra-thin silicon on insulator,ETSOI)器件中,实现室温下的亚阈值摆幅(sub-threshold slop,SS)达到57.4 mV·dec-1,突破了玻尔兹曼限制(60 mV·dec-1),为超薄Hf0.5Zr0.5O2铁电薄膜材料以及负电容ETSOI器件研究和应用提供重要的技术基础.