• 学术搜索
  • 科研智能体
    • Research Labs
    • AI 阅读
    • AI 文库
    • 深度研究
    • 学者亮点
  • 学术资源
    • AI2000
    • 期刊/会议
    • 学者库
    • 学术API
    • 溯源树
    • 数据集
  • 知识沉淀
    • 学术空间
订阅小程序
旧版功能
aminer vip
开通会员低至0.73元/天
一次搞定AI科研
立即登录
  • English
  • 联系方式
    专

    Protective optical switching or frequency conversion device - has power-limiting layer contg. optical nonlinear transition metal (esp. palladium) poly-yne polymer and opt. also polyimide.

    1102023040927B1
    发明人
    FRAZIER C C, GUHA S, CHEN W
    受让人
    MARTIN MARIETTA CORP (MARM-C), MARTIN MARIETTA CORP (MARM-C)
    申请人
    ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
    申请号
    004227
    申请日
    1991-09-13
    公开(公告)号
    1102023040927B1
    公开(公告)日
    2008-12-29
    IPC分类号
    H01L023/12H01L023/48
    CPC分类号
    -
    优先权号
    20140064365
    优先权日
    2014-12-30
    摘要

    A method of difference sensing. A first step involves producing a reference image using temporal averaging and spatial averaging. A second step involves producing a test image. A third step involves computationally comparing the reference image with the test image to arrive at a resulting difference image. The temporal averaging and spatial averaging effectively isolates in the difference image coherent changes imbeded in a complex and rapidly changing environment from transient changes inherent to the complex and rapidly changing environment.

    权利要求
    1. A semiconductor structure for a microelectromechanical systems (MEMS) device, the semiconductor structure comprising: a first substrate and a second substrate stacked upon one another, wherein the second substrate comprises a fixed mass and a proof mass; a fixed mass electrode arranged around the fixed mass, and extending through the second substrate to a point below the fixed mass; and an isolated electrode extending through the second substrate, to the first substrate, on an opposite side of the proof mass as the fixed mass electrode.
    2. The semiconductor structure according to claim 1 , further comprising: a dielectric layer arranged between the first and second substrates, around the fixed mass, wherein the fixed mass electrode covers the fixed mass and the dielectric layer, and lines sidewall surfaces of the dielectric layer.
    3. The semiconductor structure according to claim 1 , wherein the isolated electrode has a T-shaped profile.
    4. The semiconductor structure according to claim 1 , wherein the second substrate further comprises an anchor, and wherein the semiconductor structure further comprises a spring connecting the proof mass to the anchor.
    5. The semiconductor structure according to claim 1 , wherein at least one of the isolated electrode and the fixed mass electrode is associated with an in-plane sensing gap laterally arranged between the proof mass and the at least one of the isolated electrode and the fixed mass electrode.
    6. The semiconductor structure according to claim 1 , wherein one of the isolated electrode and the fixed mass electrode is associated with an out-of-plane sensing gap arranged over the proof mass, between the proof mass and a lateral extension of the one of the isolated electrode and the fixed mass electrode.
    7. The semiconductor structure according to claim 1 , further comprising: an electrical isolation layer arranged over the first substrate, between the first substrate and the second substrate; wherein a lower surface of the fixed mass electrode overlies the electrical isolation layer, and wherein a lower surface of the isolated electrode underlies the electrical isolation layer.
    8. The semiconductor structure according to claim 7 , further comprising: a dielectric layer arranged under the electrical isolation layer, between the electrical isolation layer and the first substrate, wherein a lower surface of the isolated electrode is substantially coplanar with a lower surface of the dielectric layer.
    9. The semiconductor structure according to claim 1 , further comprising: a cap structure arranged over the second substrate; and a chamber arranged over the second substrate between the second substrate and the cap structure, wherein the chamber extends laterally from the fixed mass electrode to the isolated electrode.
    10. A semiconductor structure for a microelectromechanical systems (MEMS) device, the semiconductor structure comprising: a first substrate and a second substrate stacked upon one another, wherein the second substrate comprises a proof mass; an electrical isolation layer arranged over the first substrate, between the first substrate and the second substrate; a first electrode extending through the second substrate, wherein a lower surface of the first electrode overlies the electrical isolation layer; and an second electrode arranged on an opposite side of the proof mass as the first electrode, wherein the second electrode extends through the second substrate and comprises a lower surface that underlies the electrical isolation layer.
    11. The semiconductor structure according to claim 10 , further comprising: a dielectric layer arranged under the electrical isolation layer, between the electrical isolation layer and the first substrate, wherein the lower surface of the second electrode is substantially coplanar with a lower surface of the dielectric layer.
    12. The semiconductor structure according to claim 10 , wherein the first electrode encloses a fixed mass of the second substrate.
    13. The semiconductor structure according to claim 12 , further comprising: a dielectric layer surrounding the fixed mass between the fixed mass and the first electrode.
    14. The semiconductor structure according to claim 10 , wherein the second electrode has a T-shaped profile.
    15. The semiconductor structure according to claim 10 , wherein the second substrate further comprises an anchor, and wherein the semiconductor structure further comprises a spring connecting the proof mass to the anchor.
    16. The semiconductor structure according to claim 10 , wherein at least one of the second electrode and the first electrode is associated with an in-plane sensing gap laterally arranged between the proof mass and the at least one of the second electrode and the first electrode.
    17. The semiconductor structure according to claim 10 , wherein one of the second electrode and the first electrode is associated with an out-of-plane sensing gap arranged over the proof mass, between the proof mass and a lateral extension of the one of the second electrode and the first electrode.
    18. The semiconductor structure according to claim 10 , further comprising: a cap structure arranged over the second substrate; and a chamber arranged over the second substrate between the second substrate and the cap structure, wherein the chamber extends laterally from the first electrode to the second electrode.
    19. A method for manufacturing a semiconductor structure for a microelectromechanical systems (MEMS) device, the method comprising: providing a first substrate and a second substrate secured over the first substrate, wherein a first sacrificial layer is arranged between the first and second substrates, wherein the second substrate comprises a fixed mass and a proof mass, and wherein a second sacrificial layer surrounds the fixed mass and the proof mass; forming a fixed mass electrode extending through the second substrate, and laterally surrounding fixed mass regions of the first and second sacrificial layers that surround the fixed mass; forming an isolated electrode extending through the second substrate on an opposite side of the proof mass as the fixed mass electrode; and removing regions of the first and second sacrificial layers surrounding the proof mass while using the fixed mass electrode as an etch stop for the fixed mass regions.
    20. The method according to claim 19 , wherein an electrical isolation layer is arranged between the first sacrificial layer and the first substrate, and wherein the method further comprises: forming the fixed mass electrode with a lower surface overlying the electrical isolation layer; and forming the isolated electrode with a lower surface underlying the electrical isolation layer.
    说明书
    [0001]半导体发光元件
    [0002]技术领域
    [0003]本发明涉及使用了氮化物系列III-V族化合物半导体的半导体发光元件。
    [0004]背景技术
    [0005]近年来,作为在光盘的高密度化方面所必要的从蓝色区域到紫外线区域可发光的半导体激光器,使用了AlGaInN等的氮化物系列III-V族化合物半导体的氮化物系列半导体激光器的研究开发正在活跃地进行,已实现了实用化。
    [0006]在迄今为止已报告的氮化物系列半导体激光器中,作为其有源层结构,大多使用交替地层叠了由大于等于2层的InGaN构成的阱层和由大于等于3层的与上述阱层相比In组成比小(通常约0.02)的InGaN构成的阻挡层的多重量子阱结构。
    [0007]在此,在氮化物系列III-V族化合物半导体中,形成了异质结时的导带的能带不连续量与价带的能带不连续量之比约为2.5:7.5,可知导带的能带不连续量非常小(参照AppliedPhysicsLetterVol.70(1997)p.2577)。因此,电子容易从阱层越过阻挡层而溢出,阈值电流的上升、微分效率和温度特性的恶化容易成为问题。
    [0008]因此,为了解决该问题,可以考虑尽可能增大阻挡层的能带间隙以增大导带的能带不连续量的方法。其中,最好使用In组成比尽可能小的InGaN作为阻挡层或使用GaN、AlGaN、InAlGaN等与InGaN相比能带间隙大的材料(材质)。
    [0009]如果增大阻挡层的能带间隙,则价带的能带不连续量增大。但是,如果使用In组成比尽可能小的InGaN作为阻挡层或使用GaN、AlGaN,则由于这些材料的能带间隙越大、晶格常数就越小,故受到更大的拉伸变形。而且,按照受到变形的半导体的能带的物理性质,不会发生导带的能带不连续量越大而价带的能带不连续量也越大的情况。
    [0010]其结果,可认为不会引起空穴难以均匀地注入到大于等于2层的阱中的问题,可解决电子的溢出的问题。
    [0011]再有,在专利文献1中公开了与本发明关联的现有技术。
    [0012]【专利文献1】特开平7-170022号公报
    [0013]但是,发明者用模拟确认了在将具有大的能带间隙的材料用作阻挡层的情况下发生电子容易从作为最接近于p侧阻挡层的最终阻挡层越过电子势垒层而溢出那样的新的问题的情况。可认为这个问题是由于通过将大的能带间隙的材料用作阻挡层使最终阻挡层与电子势垒层之间的能带不连续量(电子势垒)减小了而产生的。
    [0014]再者,即使是与GaN、AlGaN相比能带间隙小的InGaN的阻挡层,从最终阻挡层越过电子势垒而溢出的电子的比例也不是0,成为使半导体发光元件的阈值电流、微分效率和温度特性等恶化的主要原因。
    [0015]因此,可考虑下述的方法:省略最终阻挡层,通过直接接合阱层与电子势垒层,与有最终阻挡层的情况相比,提高了电子势垒,减少了溢出的电子。
    [0016]但是,电子势垒层的成膜温度与阱层的成膜温度相比,高了约200℃。因此,如果欲打算在阱层上直接形成电子势垒层,则必须在阱层形成后在不保护阱层的表面的原有状态下使成膜温度上升。而且,已知有在其间阱层表面部的结晶性恶化的情况。
    [0017]如果使用这样的结晶性恶化了的阱层来作成半导体发光元件,则被封闭在该阱层中的电子就对激光器振荡没有贡献,产生导致阈值电流或微分效率的恶化的问题。
    [0018]发明内容
    [0019]因此,本发明的目的在于通过提供通过减少越过有源层内封闭电子用的电子势垒而溢出的电子来提供具备阈值电流小、微分效率高的良好的特性的半导体发光元件。
    [0020]本发明的第1方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和被上述阻挡层夹住而形成的阱层,上述多个阻挡层中最接近于上述p型包层一侧的最终阻挡层的能带间隙比上述最终阻挡层以外的阻挡层的能带间隙小。
    [0021]本发明的第7方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和被上述阻挡层夹住而形成的阱层,上述多个阻挡层包含最接近于上述p型包层一侧的最终阻挡层,上述最终阻挡层包含被配置在上述n型包层一侧的第1最终阻挡层和被配置在上述p型包层一侧的第2最终阻挡层,上述第2最终阻挡层的能带间隙比上述最终阻挡层以外的阻挡层的能带间隙小。
    [0022]本发明的第9方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和被上述阻挡层夹住而形成的阱层,上述多个阻挡层包含最接近于上述p型包层一侧的最终阻挡层,上述最终阻挡层的材质是InGaN,上述最终阻挡层以外的阻挡层的材质是GaN。
    [0023]本发明的第10方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和被上述阻挡层夹住而形成的阱层,上述多个阻挡层中最接近于上述p型包层一侧的最终阻挡层包含多个部分最终阻挡层,上述多个部分最终阻挡层中最接近于上述p型包层一侧的第1部分最终阻挡层的能带间隙比与上述第1部分最终阻挡层邻接的部分最终阻挡层的能带间隙小。
    [0024]本发明的第12方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和被上述阻挡层夹住而形成的阱层,上述多个阻挡层中最接近于上述p型包层一侧的最终阻挡层包含多个部分最终阻挡层,上述多个部分最终阻挡层中最接近于上述p型包层一侧的第1部分最终阻挡层的材质是InGaN,与上述第1部分最终阻挡层邻接的部分最终阻挡层的材质是能带间隙比上述第1部分最终阻挡层的能带间隙大的InGaN或GaN。
    [0025]本发明的第13方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和与上述阻挡层交替地被形成的阱层,具备:其能带间隙比上述多个阻挡层的能带间隙大的势垒层;以及第1层,被设置成在上述多个阻挡层与上述势垒层之间与上述势垒层相接,其能带间隙比上述多个阻挡层的能带间隙小且其能带间隙比上述阱层的能带间隙大。
    [0026]本发明的第14方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和与上述阻挡层交替地被形成的阱层,具备:光导波层,其能带间隙比上述多个阻挡层的能带间隙大,与上述p型包层的上述有源层一侧相接而被设置;以及第1层,被设置成在上述多个阻挡层与上述光导波层之间与上述光导波层相接,其能带间隙比上述多个阻挡层的能带间隙小且其能带间隙比上述阱层的能带间隙大。
    [0027]本发明的第15方面是一种使用了具有在n型包层和p型包层之间夹住了有源层的结构的氮化物系列III-V族化合物半导体的半导体发光元件,其特征在于:上述有源层具有多个阻挡层和与上述阻挡层交替地被形成的阱层,具备第1层,该第1层被设置成在上述多个阻挡层与上述p型包层之间与上述p型包层相接,其能带间隙比上述多个阻挡层的能带间隙小且其能带间隙比上述阱层的能带间隙大。
    [0028]按照本发明的第1方面,使最终阻挡层的能带间隙比最终阻挡层以外的阻挡层的能带间隙小。因此,例如与使用了最终阻挡层以外的阻挡层作为最终阻挡层的情况相比,可增大在与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0029]此外,由于在阱层上形成了最终阻挡层,故也没有阱层的结晶性恶化这样的问题。
    [0030]按照本发明的第7方面,使第2最终阻挡层的能带间隙比最终阻挡层以外的阻挡层的能带间隙小。因此,例如与使用了最终阻挡层以外的阻挡层作为最终阻挡层的情况相比,可增大在与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0031]按照本发明的第9方面,使最终阻挡层的能带间隙比最终阻挡层以外的阻挡层的能带间隙小。因此,例如与使用了最终阻挡层以外的阻挡层作为最终阻挡层的情况相比,可增大在与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0032]按照本发明的第10方面,可增大在第1部分最终阻挡层与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0033]按照本发明的第12方面,可增大在第1部分最终阻挡层与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0034]按照本发明的第13方面,可增大在第1层与势垒层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0035]按照本发明的第14方面,可增大在第1层与光导波层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0036]按照本发明的第15方面,可增大在第1层与p型包层之间形成的电子势垒。其结果,可减少从有源层越过电子势垒而溢出的电子。
    [0037]附图说明
    [0038]图1是示出与实施方式1有关的氮化物系列半导体激光器的结构的剖面图。
    [0039]图2是示出与实施方式1有关的氮化物系列半导体激光器的部分有源层的结构的剖面图。
    [0040]图3是与实施方式1有关的氮化物系列半导体激光器的能带图。
    [0041]图4是示出在与实施方式1有关的模拟中使用的半导体发光元件的结构的剖面图。
    [0042]图5是示出与实施方式1有关的氮化物系列半导体激光器中的光输出—电流特性的模拟结果的图。
    [0043]图6是示出与实施方式1有关的氮化物系列半导体激光器中的电子溢出比例的模拟结果的图。
    [0044]图7是与实施方式2有关的氮化物系列半导体激光器的能带图。
    [0045]图8是与实施方式3有关的氮化物系列半导体激光器的能带图。
    [0046]符号说明
    [0047]1最终阻挡层、4GaN衬底、6n型AlGaN包层、8部分有源层、10p型AlGaN包层、12脊、16p型电极、17n型电极、20有源层
    [0048]具体实施方式
    [0049]<实施方式1>
    [0050]图1是示出与本实施方式有关的氮化物系列半导体激光器(半导体发光元件)的结构的剖面图。该氮化物系列半导体激光器具有脊状结构和SCH结构。
    [0051]如图1中所示,与本实施方式有关的氮化物系列半导体激光器在作为GaN衬底4的一个主面的Ga面上形成了n型GaN缓冲层5。该层是为了减少GaN衬底4上的表面的凹凸、尽可能平坦地层叠其上层而形成的。
    [0052]然后,在n型GaN缓冲层5上依次层叠了n型AlGaN包层(n型包层)6、作为n侧引导层的n型GaN光引导层7、有源层20、p型AlGaN电子势垒层3(电子势垒层、势垒层)和作为p侧引导层的p型GaN光引导层9、p型AlGaN包层(p型包层)10和p型GaN接触层(p型接触层)11。
    [0053]在此,将p型GaN光引导层9的能带间隙选择成比后述的最终阻挡层1和阻挡层2的能带间隙大。此外,与p型包层10的有源层20一侧相接地设置了p型GaN光引导层9。
    [0054]n型GaN缓冲层5的厚度例如是1μm,例如掺了硅(Si)作为n型杂质。n型AlGaN包层6的厚度例如是1μm,例如掺了Si作为n型杂质,Al组成比例如是0.07。
    [0055]有源层20具备多个阻挡层和被上述多个阻挡层夹住而形成的多个阱层构成了多重量子阱结构。在此,多个阻挡层中最接近于p型包层10一侧的阻挡层与最终阻挡层1相对应。
    [0056]图2示出了构成有源层20的部分有源层8的剖面图。对于部分有源层8来说,交替地层叠了由InxGa1-xN(x=0.02)构成的阻挡层(最终阻挡层1以外的阻挡层)2和由InyGa1-yN(y=0.14)构成的阱层18。而且,例如将阻挡层2的厚度形成为7nm,例如将阱层18的厚度形成为3.5nm。
    [0057]利用厚度为20nm的非掺杂InzGa1-zN形成了最终阻挡层1。In组成比z例如为0.04。由于最终阻挡层1的In组成比z比其它的阻挡层2的In组成比x(x=0.02)大,故与阻挡层2的能带间隙相比,成为小的能带间隙。
    [0058]根据以上所述,In组成比x、y、z满足了0<x<z<y<1。此外,In组成比x、y、z也满足了(y-z)>(z-x)。
    [0059]再者,最终阻挡层1的厚度与阻挡层2、阱层18的厚度不同,被选择成厚度较厚。
    [0060]再有,在本实施方式的例子中,有源层20的阱数为3。
    [0061]p型AlGaN电子势垒层3的厚度例如是10nm,将Al组成比例如形成为0.18。此外,p型GaN光引导层9的厚度例如是100nm。而且,p型AlGaN包层10的厚度例如是400nm,例如掺了Mg作为p型杂质,Al组成比例如是0.07。p型GaN接触层11的厚度例如是100nm,例如掺了Mg作为p型杂质。
    [0062]在p型AlGaN包层10和p型GaN接触层11上例如朝向<1-100>方向利用刻蚀形成了脊12。脊12的宽度例如是2.2μm。
    [0063]在此,在GaN衬底4上与处于以条状形成了的几μm~几十μm宽度的高错位区域之间的低缺陷区域对应的位置上形成了脊12。而且,为了进行脊12的侧面部或横底面部的表面保护和电绝缘,例如将厚度200nm的SiO2膜那样的绝缘膜14形成为覆盖脊12。
    [0064]在绝缘膜14中在脊12上部形成的部分上设置了开口15。而且,利用开口15来谋求p型电极16与p型接触层11的电接触。
    [0065]p型电极16例如成为依次层叠了Pd和Au膜的结构。而且,在与作为GaN衬底4的一个主面的Ga面相反的一侧、即N面上形成了n型电极17。n型电极17例如成为依次层叠了Ti和Au膜的结构。
    [0066]图3是与本实施方式有关的氮化物系列半导体激光器的有源层20附近的能带图。在图3中示出的能带图中,对于与本实施方式有关的氮化物系列半导体激光器的结构对应的位置附与其结构为相同的符号。从图3可知,最终阻挡层1与电子势垒层3之间的能带不连续量比阻挡层2与电子势垒层3之间的能带不连续量大。
    [0067]在图3中,阻挡层1、2是与阱层18邻接且其能带间隙比阱层18的能带间隙大的层,最终阻挡层1是在与阱层18相接且其能带间隙比阱层18的能带间隙大的层中存在于最接近于p侧的层。在本实施方式1中,使该最终阻挡层1的能带间隙比最终阻挡层1以外的阻挡层2的能带间隙小。该最终阻挡层1,如后述的实施方式2的图7中所示那样,也可用其能带间隙比阱层18的能带间隙大的多个层13、19来构成。
    [0068]在图3中,作为最终阻挡层1,在最接近于p侧的阱层18与势垒层3之间设置了其能带间隙比最接近于p侧的阱层18的能带间隙大的层,使其与最接近于p侧的阱层18和势垒层3相接,该最终阻挡层1的能带间隙比最终阻挡层1以外的阻挡层2的能带间隙小。
    [0069]再有,在不设置势垒层3的情况下,也可在最接近于p侧的阱层18与光导波层之间设置其能带间隙比阱层18的能带间隙大而比阻挡层2的能带间隙小的最终阻挡层,在不设置势垒层3和光导波层的情况下,也可在最接近于p侧的阱层18与包层10之间设置其能带间隙比阱层18的能带间隙大而比阻挡层2的能带间隙小的最终阻挡层。
    [0070]其次,说明与本实施方式有关的半导体发光元件的制造方法。
    [0071]首先,在预先利用热清洗等对表面进行了清洗的GaN衬底4上,利用有机金属化学气相生长(MOCVD)法,例如在1000℃的生长温度下生长n型GaN缓冲层5。
    [0072]其后,利用相同的MOCVD法,依次层叠n型AlGaN包层6、n型GaN光引导层7、具备非掺杂的InxGa1-xN/InyGa1-yN多重量子阱结构的部分有源层8、由非掺杂InGaN构成的最终阻挡层1、p型AlGaN电子势垒层3和p型GaN光引导层9、p型AlGaN包层10和p型GaN接触层11。
    [0073]在此,关于这些层的生长温度,例如将n型AlGaN包层6和n型GaN光引导层7的生长温度定为1000℃,将从部分有源层8到非掺杂InGaN最终阻挡层1的生长温度定为740℃,将从p型AlGaN电子势垒层3至p型GaN接触层11的生长温度定为1000℃。
    [0074]在以上的结晶生长结束了的晶片的整个面上涂敷抗蚀剂,利用光刻形成与脊12的形状对应的预定形状的抗蚀剂图形(未图示)。将该抗蚀剂图形作为掩模,例如利用RIE(反应离子刻蚀)法进行刻蚀直到p型AlGaN包层10的层内。利用该刻蚀来制作成为光导波结构的脊12。此外,作为RIE的刻蚀气体,例如使用氯气系的气体。
    [0075]其次,在留下了作为掩模使用的抗蚀剂图形的原有状态下,再次在衬底的整个面上利用CVD法、真空蒸镀法或溅射法等形成例如厚度为0.2μm的SiO2膜14。然后,进行在抗蚀剂图形的除去的同时除去处于脊12上的SiO2膜的所谓的剥离(lift-off)。由此,形成脊12上的开口15。
    [0076]其次,在衬底的整个面上例如利用真空蒸镀法依次形成Pt和Au膜。接着,利用抗蚀剂涂敷后的光刻,形成用于形成p型电极16的抗蚀剂图形。接着,将抗蚀剂图形作为掩模,利用湿法刻蚀或干法刻蚀形成p型电极16。
    [0077]其后,在衬底的背面前面上利用真空蒸镀法依次形成Ti和Al膜。然后,进行使n型电极17欧姆接触用的合金处理。
    [0078]然后,通过劈开等将该衬底加工为条状,形成两共振器端面,进而在对这些共振器端面进行了端面覆盖(coating)后,通过劈开等使该条成为芯片。利用以上所述来制造图1中示出的氮化物系列半导体激光器。
    [0079]其次,说明对与本实施方式有关的氮化物系列半导体激光器特性进行了模拟的结果。
    [0080]作为在此使用的半导体激光器模拟,可使用例如由CrosslightSoftwareInc.出售的LASTIP(LASerTechnologyIntegratedProgram)那样的采用了Maxwell方程式、Poisson方程式、レ-ト方程式等的模拟。
    [0081]图4是示出在与模拟中使用的氮化物系列半导体激光器的结构的剖面图。如图4中所示,在GaN衬底4上形成了GaN缓冲层5、n型AlGaN包层6、厚度为100nm的n型GaN光引导层7。
    [0082]然后,在n型GaN光引导层7上形成了厚度为3.5nm的3个阱层、厚度为7.0nm由阻挡层构成的多重量子阱结构的部分有源层8。
    [0083]再者,按顺序层叠了厚度为20nm的最终阻挡层1、厚度为20nmAl组成比为0.20的p型AlGaN电子势垒层3、厚度为100nm的p型GaN光引导层9、厚度为400nm的p型AlGaN包层10和厚度为100nm的p型GaN接触层11。将脊12的宽度形成为2.2μm。
    [0084]在具备以上的结构的氮化物系列半导体激光器中,对于将最终阻挡层1和阻挡层2全部的材质定为In组成比0.02的InGaN的情况、定为与In组成比0.02的InGaN相比能带间隙大的GaN的情况和将全部阻挡层2定为GaN、只将最终阻挡层1定为In组成比0.02的InGaN的情况进行了模拟。
    [0085]图5、6示出了在以上的条件下的模拟的计算结果。图5是示出对于注入的电子从电子势垒层3溢出成为无效电流的电子的比例的图。此外,图6是示出光输出—电流特性的图。
    [0086]图5和图6中的「a」是将最终阻挡层1和阻挡层2全部定为In组成比0.02的InGaN的情况,「b」是将最终阻挡层1和阻挡层2全部定为GaN的情况,「c」是将阻挡层2全部定为GaN、只将最终阻挡层1定为In组成比0.02的InGaN的情况。
    [0087]如图5的「b」中所示,在使用了能带间隙大的材料(GaN)作为最终阻挡层1和阻挡层2的全部的情况下,电子从电子势垒层3溢出到p侧的比例增大。因此,如图6的「b」中所示,可看到阈值电流的上升、微分效率的下降。
    [0088]但是,如图5的「c」中所示,如果使用其能带间隙比阻挡层2的能带间隙小的材料(InGaN∶In组成比0.02)作为最终阻挡层1,则从电子势垒层3溢出的电子的比例大幅度地减少了。其结果,如图6的「c」中所示,阈值电流减少、微分效率上升了。
    [0089]此外,通过使用能带间隙大的GaN作为阻挡层2,可减少从阱层18越过阻挡层2而溢出的电子,与「a」的情况相比,微分效率进一步提高了。
    [0090]对于该模拟结果来说,从电子势垒层3溢出到p侧的电子的比例大致由最终阻挡层1与电子势垒层3之间的导带能带不连续量来决定。因此,如果进一步减小最终阻挡层1的能带间隙,则可进一步减小从电子势垒层3溢出的电子的比例。
    [0091]如以上说明的那样,对于与本实施方式有关的半导体发光元件来说,使最终阻挡层1的能带间隙比阻挡层2的能带间隙小。
    [0092]因此,由于与使用与阻挡层2相同的材料作为最终阻挡层1相比,最终阻挡层1与电子势垒层3的导带能带不连续量(电子势垒)变大,故可抑制越过电子势垒溢出的电子。
    [0093]再有,在图5、6中,将阻挡层2的材料定为InGaN或GaN,最终阻挡层1的材料定为InGaN。但是,阻挡层2即使是任何的材料,如果使用具有比阻挡层2的能带间隙小的能带间隙的材料作为最终阻挡层1,就可进一步减小来自电子势垒层3的电子的溢出比例。
    [0094]此外,在本实施方式中,将与最终阻挡层1相接地处于p侧的层定为AlGaN电子势垒层3,但即使该层是Al组成比较小的AlGaN或由GaN构成的光导波层9或p型包层10,当然也具有同样的效果。
    [0095]即,即使是不具有AlGaN电子势垒层3或光导波层9的结构的氮化物系列半导体激光器,也具有同样的效果。
    [0096]对于与本实施方式1有关的氮化物系列半导体激光器来说,与阱层18相接地设置了最终阻挡层1。
    [0097]由于在阱层18上形成了最终阻挡层1,故可防止阱层18的结晶性的恶化。
    [0098]此外,由于将最终阻挡层1的厚度选择成与阻挡层2、阱层18的厚度不同,故可进一步减小来自电子势垒层3的电子的溢出比例。
    [0099]<实施方式2>
    [0100]对于与本实施方式有关的氮化物系列半导体激光器来说,在实施方式1中由多个部分最终阻挡层13、19(在图1中未图示)构成了最终阻挡层1。
    [0101]在此,可将部分最终阻挡层13称为在n型包层6一侧配置的第1最终阻挡层,可将部分最终阻挡层19称为在p型包层6一侧配置的第2最终阻挡层。
    [0102]部分最终阻挡层13例如定为厚度10nm、In组成比0.02的InGaN,被形成在部分有源层8上。在部分最终阻挡层13上形成了由厚度10nm、In组成比0.04的InGaN构成的部分最终阻挡层19。
    [0103]由于其它的结构与实施方式1有关的氮化物系列半导体激光器相同,故省略重复的说明。
    [0104]图7示出了与本实施方式有关的氮化物系列半导体激光器的有源层20附近的能带图。而且,在图7中示出的能带图中,对于与本实施方式有关的氮化物系列半导体激光器的结构对应的位置附以与其结构为同一的符号。
    [0105]如图7中所示,对于与本实施方式有关的发明来说,增大了部分最终阻挡层19与电子势垒层3的导体中的能带不连续量。
    [0106]即,通过使部分最终阻挡层19的能带间隙比最终阻挡层1以外的阻挡层2的能带间隙小,增大了部分最终阻挡层19与电子势垒层3的导体中的能带不连续量。
    [0107]从电子势垒层3溢出到p侧的电子的比例大致由部分最终阻挡层19与电子势垒层3的导带能带不连续量来决定。
    [0108]因此,与实施方式1同样,即使使用大的能带间隙的材料作为阻挡层2,也可抑制越过电子势垒层3溢出的电子。
    [0109]在与本实施方式2有关的半导体发光元件中,部分最终阻挡层19的能带间隙比与部分最终阻挡层19邻接的部分最终阻挡层13的能带间隙小。
    [0110]因此,与接合部分最终阻挡层13与电子势垒层3相比,可增大部分最终阻挡层19与电子势垒层3的导体中的能带不连续量。
    [0111]其结果,可抑制越过电子势垒层3溢出的电子。
    [0112]在与本实施方式2有关的半导体发光元件中,部分最终阻挡层19的材质是InGaN,与部分最终阻挡层19邻接的部分最终阻挡层13的材质定为其能带间隙比部分最终阻挡层19的能带间隙大的InGaN或GaN。
    [0113]因此,与接合部分最终阻挡层13与电子势垒层3相比,可增大部分最终阻挡层19与电子势垒层3的导体中的能带不连续量。
    [0114]其结果,可抑制越过电子势垒层3溢出的电子。
    [0115]再有,部分最终阻挡层13的能带间隙也可与最终阻挡层1以外的阻挡层2的能带间隙为同一或相同的程度。
    [0116]如果使部分最终阻挡层13的能带间隙也可与阻挡层2的能带间隙为同一或相同的程度,则由于在全部的阱层18中能带形状为大致相同的形状,故可使在阱层18中形成的量子能级为大致相同的能级。其结果,可减少阈值电流,提高微分效率。
    [0117]<实施方式3>
    [0118]对于与本实施方式有关的氮化物系列半导体激光器来说,最终阻挡层1由伴随从接近于阱层18的一侧到接近于电子势垒层3,In组成比从0.02至0.04连续地增加的InGaN构成。
    [0119]由于其它的结构与实施方式1有关的氮化物系列半导体激光器相同,故省略重复的说明。
    [0120]图8是与本实施方式有关的氮化物系列半导体激光器的有源层20附近的能带图。如图8中所示,最终阻挡层1的能带间隙随着接近于电子势垒层3而连续地变小,在与电子势垒层3相接的位置上的能带间隙比阻挡层2的能带间隙小。
    [0121]由于从电子势垒层3溢出的电子的比例大致由最终阻挡层1与电子势垒层3相接的位置上的导带能带不连续量来决定,故在本实施方式中也可得到与实施方式1同等的效果。
    [0122]再有,最终阻挡层1的材料不限定于InGaN,只要在与电子势垒层3相接的位置上能带间隙比阻挡层2的能带间隙小的材料即可。
    [0123]<实施方式4>
    [0124]在本实施方式中,使用了InxAlyGa1-x-yN(0≤x<1,0≤y≤1,x+y≤1)作为阻挡层2。其它的结构与实施方式1~3相同,省略重复的说明。
    [0125]通过使用InxAlyGa1-x-yN作为阻挡层2,与使用了InGaN的情况相比,可增大阻挡层2的能带间隙。因此,可进一步抑制来自阱层18的电子的溢出。其结果与在实施方式1~3中示出的情况相比,可得到微分特性等优异的氮化物系列半导体发光元件。
    [0126]<实施方式5>
    [0127]对于与本实施方式有关的氮化物系列半导体激光器来说,在实施方式1~3的氮化物系列半导体激光器中特别使用了GaN作为阻挡层2。
    [0128]通过使用GaN作为阻挡层2,与使用了InGaN的情况相比,可增大能带间隙,而且可作成结晶品质良好的阻挡层。其结果,可得到微分特性等优异的氮化物系列半导体激光器。
    同族专利
    暂无同族专利