设计了一种8位2.16 GS/s四通道、时间交织逐次逼近型模数转换器(TI-SAR ADC).单通道SAR ADC采用数据环、异步时钟环的双环结构实现高速工作.采用带复位开关的动态比较器缩短量化时间,提高比较精度.结合反向单调切换时序,逐步增大共模电压,提升量化速度.基于55 nm CMOS工艺设计,后仿真结果表明,在1.2V电源电压下,该TI-SAR ADC消耗42.6 mA电流,在奈奎斯特输入频率下,FOM值为212 fJ/(conv.step),信噪失真比(SNDR)为42.7 dB,无杂散动态范围(SFDR)为53 dB.芯片整体版图面积为3.4 mm2.

介绍了一款采用55 nm CMOS工艺设计的单通道8 bit 480 MS/s逐次逼近型模数转换器(SAR ADC).采用数据环与异步时钟环的双环结构作为高速SARADC的系统框架.提出一种带有复位开关的动态比较器,缩短复位时间,提高比较精度.结合反向单调切换时序,减缓因输入共模电压降低而引起的比较器速度下降,提高ADC工作速度.芯片测试结果表明:在1.2 V电源电压时,ADC消耗6.9 mA的电流;在100 MHz输入条件下,实现147.3 dB的FOMs值,信噪失真比(SNDR)为42.7 dB,无杂散动态范围(SFDR)为50.53 dB.ADC核心面积为0.098 mm2.