本文阐述了噪声的基本特性和类型,并根据噪声的基本理论详细地分析和计算了一种变送器电路中的噪声.其中主要包括1/f噪声是如何引起的,计算出了其值的大小,并利用HSPICE仿真工具加以验证.在此基础上提出了通过降低输出电阻和采用跨导放大器的电路结构来降低噪声,最终实现了电路的噪声优化.

本文以锁相环PLL(Phase-Locked Loops)技术为理论基础,通过对射频信号接收机本振(LO,Local Oscillator),即数字频率调谐部分的分析,提出了一种对低功耗BICMOS数字频率调谐电路的分析设计方法,详细分析了它的工作原理,并给出了具体电路,仿真波形以及分析数据.该电路的主要特点是采用可编程的分频器调谐频率分频比,从而使PLL系统自动锁定在想要的频率电压上,以此来控制压控振荡器VCO(Voltage Controlled Oscillator)经再次分频后形成LO输出.